Jitter a partir del Ruido de Fase

Fórmula

Descripción

El ruido de fase en una señal de reloj u oscilador se traduce directamente en jitter de temporización. La potencia de ruido de fase integrada sobre el ancho de banda de interés determina el jitter RMS. Las frecuencias de portadora más altas tienen menos jitter para el mismo ruido de fase porque cada radián de error de fase representa una fracción menor del periodo. Esta relación es crítica para enlaces serie de alta velocidad (PCIe, USB, HDMI), relojes de muestreo de ADC y sistemas de comunicación donde el jitter afecta directamente a la tasa de error de bits. El ruido de fase se integra normalmente de 12 kHz a 20 MHz para el análisis de enlaces serie.

Variables

• Tj — Jitter de temporización RMS (s)
• ∫L(f)df — Potencia de ruido de fase SSB integrada (rad² rms)
• f0 — Frecuencia de portadora (reloj) (Hz)

Notas prácticas

Para un reloj de 100 MHz con ruido de fase de -100 dBc/Hz plano de 10 kHz a 10 MHz: ruido integrado = 10⁻¹⁰ × 10⁷ = 10⁻³ rad², Tj ≈ 71 ps rms. PCIe Gen3 requiere <1,5 ps rms de jitter en el reloj de referencia. DDR4 requiere <3 ps rms. Los generadores de reloj de bajo jitter usan osciladores de cristal con multiplicación por PLL en lugar de osciladores RC.