Jitter a partir do Ruído de Fase

Fórmula

Descrição

O ruído de fase num sinal de relógio ou de oscilador traduz-se diretamente em jitter de temporização. A potência de ruído de fase integrada sobre a largura de banda de interesse determina o jitter RMS. Frequências de portadora mais altas têm menos jitter para o mesmo ruído de fase porque cada radiano de erro de fase representa uma fração menor do período. Esta relação é crítica para ligações série de alta velocidade (PCIe, USB, HDMI), relógios de amostragem de ADC e sistemas de comunicação em que o jitter afeta diretamente a taxa de erro de bits. O ruído de fase é tipicamente integrado de 12 kHz a 20 MHz para a análise de ligações série.

Variáveis

• Tj — Jitter de temporização RMS (s)
• ∫L(f)df — Potência de ruído de fase SSB integrada (rad² rms)
• f0 — Frequência da portadora (relógio) (Hz)

Notas Práticas

Para um relógio de 100 MHz com ruído de fase de -100 dBc/Hz plano de 10 kHz a 10 MHz: ruído integrado = 10⁻¹⁰ × 10⁷ = 10⁻³ rad², Tj ≈ 71 ps rms. O PCIe Gen3 exige <1,5 ps rms de jitter no relógio de referência. O DDR4 exige <3 ps rms. Os geradores de relógio de baixo jitter usam osciladores a cristal com multiplicação por PLL em vez de osciladores RC.