Frequência de Saída do PLL

Fórmula

Descrição

Um circuito de fase bloqueada (PLL) gera uma frequência de saída que é um múltiplo racional da frequência de referência. O divisor de referência R divide o relógio de referência até à frequência de comparação do detetor de fase (f_ref/R), e o divisor de realimentação N divide a saída do VCO para a mesma frequência. Em bloqueio, f_out/N = f_ref/R, dando f_out = f_ref × N/R. Ao escolher N e R, quase qualquer frequência de saída pode ser sintetizada a partir de um único cristal de referência. Os PLLs são usados em geradores de relógio, sintetizadores de frequência e circuitos de recuperação de relógio.

Variáveis

• f_out — Frequência de saída do PLL (Hz)
• f_ref — Frequência do oscilador de referência (Hz)
• N — Razão do divisor de realimentação (inteiro)
• R — Razão do divisor de referência (inteiro)

Notas Práticas

A frequência de comparação do detetor de fase (f_ref/R = f_out/N) determina o limite de largura de banda da malha do PLL e o espaçamento de canais nos sintetizadores de frequência. Uma frequência de comparação mais elevada permite um tempo de bloqueio mais rápido e menor ruído de fase, mas requer um N maior para a mesma frequência de saída. Os PLLs de N fracionário permitem valores de N não inteiros usando modulação delta-sigma, possibilitando uma resolução de frequência mais fina sem reduzir a frequência de comparação.