Fréquence de Sortie de PLL

Formule

Description

Une boucle à verrouillage de phase (PLL) génère une fréquence de sortie qui est un multiple rationnel de la fréquence de référence. Le diviseur de référence R divise l'horloge de référence jusqu'à la fréquence de comparaison du détecteur de phase (f_ref/R), et le diviseur de contre-réaction N divise la sortie du VCO à la même fréquence. À l'accrochage, f_out/N = f_ref/R, donnant f_out = f_ref × N/R. En choisissant N et R, presque n'importe quelle fréquence de sortie peut être synthétisée à partir d'un seul quartz de référence. Les PLL sont utilisées dans les générateurs d'horloge, les synthétiseurs de fréquence et les circuits de récupération d'horloge.

Variables

• f_out — Fréquence de sortie de la PLL (Hz)
• f_ref — Fréquence de l’oscillateur de référence (Hz)
• N — Rapport du diviseur de contre-réaction (entier)
• R — Rapport du diviseur de référence (entier)

Notes pratiques

La fréquence de comparaison du détecteur de phase (f_ref/R = f_out/N) détermine la limite de bande passante de la boucle de la PLL et l'espacement des canaux dans les synthétiseurs de fréquence. Une fréquence de comparaison plus élevée permet un temps d'accrochage plus rapide et un bruit de phase plus faible, mais nécessite un N plus grand pour la même fréquence de sortie. Les PLL à N fractionnaire autorisent des valeurs de N non entières grâce à la modulation delta-sigma, permettant une résolution de fréquence plus fine sans réduire la fréquence de comparaison.