Dissipation de Puissance Statique

Formule

Description

La dissipation de puissance statique dans les circuits CMOS est causée par les courants de fuite qui circulent même lorsque les transistors ne commutent pas. La fuite sous le seuil augmente exponentiellement à mesure que les tensions de seuil sont réduites dans les nœuds technologiques avancés. Le courant de fuite par effet tunnel dans l'oxyde de grille contribue aussi dans les procédés à oxyde très mince. Pour les processeurs modernes à 7 nm et en dessous, la puissance statique peut représenter 30 à 50 % de la consommation totale. Les conceptions basse consommation utilisent le découplage d'alimentation (power gating), des transistors à seuils multiples et la polarisation de substrat pour gérer la fuite.

Variables

• P — Dissipation de puissance statique (W)
• Vdd — Tension d'alimentation (V)
• Ileakage — Courant de fuite total (A)

Notes pratiques

Le courant de fuite double environ tous les 10 °C d'augmentation de température, créant un risque d'emballement thermique s'il n'est pas maîtrisé. Les modes veille et veille profonde des microcontrôleurs réduisent la fuite en mettant hors tension les sections inutilisées. Les courants de veille typiques des MCU vont de quelques nanoampères à quelques microampères selon les périphériques restant actifs.