Sortance Numérique

Formule

Description

La sortance est le nombre maximal d'entrées de portes qu'une seule sortie peut piloter tout en maintenant des niveaux logiques valides. La porte de commande doit fournir (ou absorber) suffisamment de courant pour satisfaire toutes les entrées connectées. Pour le CMOS statique, les courants d'entrée sont négligeables (nanoampères de courant de fuite), de sorte que la sortance est essentiellement illimitée par le courant continu. Cependant, la sortance dynamique est limitée par la charge capacitive de chaque entrée (typiquement 2-10 pF), qui ralentit les fronts du signal et augmente le retard de propagation. Pour le TTL et le BiCMOS, le courant statique et la charge capacitive doivent tous deux être pris en compte.

Variables

• N — Nombre maximal de portes pouvant être pilotées
• I_source — Courant maximal que le pilote peut fournir/absorber (A)
• I_sink — Courant d’entrée requis par chaque porte réceptrice (A)

Notes pratiques

La sortance TTL standard est de 10 (IOH = 0,4 mA, IIH = 40 µA). La sortance CMOS est théoriquement illimitée par le courant continu, mais pratiquement limitée par la charge capacitive à environ 20-50 portes avant que la dégradation temporelle ne devienne inacceptable. Pour les nets à forte sortance (horloges, réinitialisations), utilisez des arbres de tampons ou des circuits intégrés dédiés de distribution d'horloge. Dans les conceptions FPGA, les nets à forte sortance sont automatiquement gérés par l'outil de placement-routage grâce à l'insertion de tampons.