Disipación de Potencia Estática

Fórmula

Descripción

La disipación de potencia estática en circuitos CMOS es causada por corrientes de fuga que circulan incluso cuando los transistores no están conmutando. La fuga sub-umbral aumenta exponencialmente a medida que se reducen las tensiones de umbral en los nodos de proceso avanzados. La corriente de tunelización del óxido de puerta también contribuye en procesos de óxido muy delgado. Para los procesadores modernos de 7nm e inferiores, la potencia estática puede representar entre el 30-50% del consumo total de potencia. Los diseños de bajo consumo utilizan power gating, transistores multi-umbral y polarización del sustrato para gestionar las fugas.

Variables

• P — Disipación de potencia estática (W)
• Vdd — Tensión de alimentación (V)
• Ileakage — Corriente de fuga total (A)

Notas prácticas

La corriente de fuga aproximadamente se duplica por cada aumento de 10°C en la temperatura, creando un riesgo de fuga térmica descontrolada si no se gestiona. Los modos de reposo y reposo profundo en microcontroladores reducen las fugas apagando las secciones no utilizadas. Las corrientes típicas de reposo de un MCU van desde nanoamperios hasta microamperios según los periféricos que permanezcan activos.