Résistance de Rappel I²C

Formule

Description

L'I²C utilise des sorties à drain ouvert avec des résistances de rappel externes pour porter les lignes SDA et SCL à l'état haut. Le temps de montée dépend de la constante de temps RC formée par la résistance de rappel et la capacité totale du bus, qui inclut la capacité de broche de tous les dispositifs connectés, la capacité des pistes et tout circuit de protection. Le facteur 0,8473 provient de l'équation de charge RC résolue pour le temps nécessaire à atteindre le seuil logique haut de 0,7×Vdd depuis 0,3×Vdd. Une résistance trop élevée donne des temps de montée lents qui violent la spécification I²C, tandis qu'une résistance trop faible dépasse la capacité de courant absorbé des sorties à drain ouvert.

Variables

• R — Résistance de rappel maximale (Ω)
• t_rise — Temps de montée maximal autorisé (s)
• C_bus — Capacité totale du bus (F)

Notes pratiques

Le mode standard de l'I²C autorise un temps de montée de 1000 ns avec une capacité de bus maximale de 400 pF, soit une résistance de rappel maximale d'environ 2,95 kΩ. Le mode rapide (400 kHz) autorise 300 ns, soit environ 880Ω. Un point de départ typique est de 4,7 kΩ pour le mode standard et 2,2 kΩ pour le mode rapide. La résistance de rappel minimale est limitée par la spécification de courant absorbé de 3 mA.