Fórmulas de Lógica digital
Las fórmulas de lógica digital cuantifican los umbrales lógicos, la capacidad de excitación y los márgenes de temporización entre puertas. Estas calculadoras te ayudan a verificar interfaces y a presupuestar los retardos de propagación. Son esenciales para un diseño fiable de alta velocidad y de tensión mixta.
Calculadoras de fórmulas de Lógica digital
- Potencia Dinámica CMOS P = C × V² × f Load Capacitance 1 pF, Supply Voltage 0.33 V, Switching Frequency 100 kHz → Power = 0.01089 µW
- Tiempo de Subida a Ancho de Banda BW = 0.35 / tr Rise Time 100 ps → Bandwidth = 3.5 GHz
- Margen de Tiempo de Establecimiento Tmargin = Tclk − Tpd − Tsetup Clock Period 0.22 ns, Propagation Delay 0.47 ns, Setup Time 47 ps → Timing Margin = -0.297 ns
- Disipación de Potencia Estática P = Vdd × Ileakage Supply Voltage 0.33 V, Leakage Current 100 nA → Static Power = 0.033 µW
- Margen de Temporización por Sesgo de Reloj Tmargin = Tclk − Tskew − Tsetup Clock Period 0.22 ns, Clock Skew 0.47 ns, Setup Time 47 ps → Timing Margin = -0.297 ns
- Margen de Ruido Lógico NMH = VOH_min − VIH_min Output High (min) 0.726 V, Input High (min) 1.55 V → Noise Margin = -0.824 V
- Fanout Digital N = Isource / Isink_per_gate Driver Source Current 100 µA, Sink Current per Gate 0.22 mA → Maximum Fanout = 0.4545
- Resistencia de Pull-Up para Lógica R = (Vcc − VOH) / Isink Supply Voltage 0.33 V, Max Low-Side Voltage 0.726 V, Sink Current 100 µA → Pull-Up Resistor = -3.96 kΩ
- Relación del Adaptador de Nivel Resistivo R1/R2 = (Vin − Vout) / Vout Input (Higher) Voltage 0.33 V, Output (Lower) Voltage 0.726 V → R1/R2 Ratio = -0.5455
- Número de Estados (n bits) States = 2ⁿ Number of Bits 0.055 → Number of States = 1.039
- División de Frecuencia por Contador fout = fin / 2ⁿ Input Frequency 100 kHz, Counter Stages 0.025 → Output Frequency = 98.28 kHz
Resultado resuelto para cada fórmula de Lógica digital
| Fórmula | Expresión | Resultado resuelto |
|---|---|---|
| Potencia Dinámica CMOS | P = C × V² × f | Load Capacitance 1 pF, Supply Voltage 0.33 V, Switching Frequency 100 kHz → Power = 0.01089 µW |
| Tiempo de Subida a Ancho de Banda | BW = 0.35 / tr | Rise Time 100 ps → Bandwidth = 3.5 GHz |
| Margen de Tiempo de Establecimiento | Tmargin = Tclk − Tpd − Tsetup | Clock Period 0.22 ns, Propagation Delay 0.47 ns, Setup Time 47 ps → Timing Margin = -0.297 ns |
| Disipación de Potencia Estática | P = Vdd × Ileakage | Supply Voltage 0.33 V, Leakage Current 100 nA → Static Power = 0.033 µW |
| Margen de Temporización por Sesgo de Reloj | Tmargin = Tclk − Tskew − Tsetup | Clock Period 0.22 ns, Clock Skew 0.47 ns, Setup Time 47 ps → Timing Margin = -0.297 ns |
| Margen de Ruido Lógico | NMH = VOH_min − VIH_min | Output High (min) 0.726 V, Input High (min) 1.55 V → Noise Margin = -0.824 V |
| Fanout Digital | N = Isource / Isink_per_gate | Driver Source Current 100 µA, Sink Current per Gate 0.22 mA → Maximum Fanout = 0.4545 |
| Resistencia de Pull-Up para Lógica | R = (Vcc − VOH) / Isink | Supply Voltage 0.33 V, Max Low-Side Voltage 0.726 V, Sink Current 100 µA → Pull-Up Resistor = -3.96 kΩ |
| Relación del Adaptador de Nivel Resistivo | R1/R2 = (Vin − Vout) / Vout | Input (Higher) Voltage 0.33 V, Output (Lower) Voltage 0.726 V → R1/R2 Ratio = -0.5455 |
| Número de Estados (n bits) | States = 2ⁿ | Number of Bits 0.055 → Number of States = 1.039 |
| División de Frecuencia por Contador | fout = fin / 2ⁿ | Input Frequency 100 kHz, Counter Stages 0.025 → Output Frequency = 98.28 kHz |
Variables usadas en las fórmulas de Lógica digital
- P — Disipación de potencia dinámica (W)
- C — Capacitancia total conmutada (F)
- V — Tensión de alimentación (V)
- f — Frecuencia de conmutación (Hz)
- BW — Ancho de banda aproximado que contiene contenido espectral significativo (Hz)
- tr — Tiempo de subida de la señal, del 10% al 90% (s)
- Tmargin — Margen de tiempo disponible (s)
- Tclk — Período de reloj (s)
- Tpd — Retardo de propagación total a través de la lógica y el enrutamiento (s)
- Tsetup — Requisito de tiempo de establecimiento del flip-flop (s)
- Vdd — Tensión de alimentación (V)
- Ileakage — Corriente de fuga total (A)
- Tskew — Sesgo de reloj entre la fuente y el destino (s)
- NM — Tensión de margen de ruido (V)
- V_OH — Tensión de salida alta mínima (V)
- V_IH — Umbral mínimo de tensión de entrada alta (V)
- N — Número máximo de puertas que se pueden excitar
- I_source — Corriente máxima que el excitador puede suministrar/absorber (A)
- I_sink — Corriente de entrada requerida por cada puerta receptora (A)
- R — Valor de la resistencia de pull-up (Ω)
- V_cc — Tensión de alimentación (V)
- V_OL — Tensión de salida baja máxima aceptable (V)
- R₁/R₂ — Relación entre la resistencia superior y la inferior
- V_in — Tensión de nivel lógico alto de entrada (V)
- V_out — Tensión de nivel lógico alto de salida deseada (V)
- States — Número de valores distintos (códigos)
- n — Número de bits
- fout — Frecuencia de salida dividida (Hz)
- fin — Frecuencia de reloj de entrada (Hz)
Preguntas frecuentes sobre Lógica digital
- Bw time rise — Tiempo de Subida a Ancho de Banda
- Number of n states — Número de Estados (n bits)
Categorías de fórmulas relacionadas
Explora el índice de fórmulas completo para ver las 32 categorías.