Fanout Digital

Fórmula

Descripción

El fanout es el número máximo de entradas de puerta que puede excitar una sola salida manteniendo niveles lógicos válidos. La puerta excitadora debe suministrar (o absorber) suficiente corriente para satisfacer todas las entradas conectadas. Para CMOS estático, las corrientes de entrada son insignificantes (nanoamperios de fuga), por lo que el fanout es esencialmente ilimitado por la corriente de DC. Sin embargo, el fanout dinámico está limitado por la carga capacitiva de cada entrada (normalmente 2-10 pF), que ralentiza los flancos de la señal y aumenta el retardo de propagación. Para TTL y BiCMOS, deben considerarse tanto la corriente estática como la carga capacitiva.

Variables

• N — Número máximo de puertas que se pueden excitar
• I_source — Corriente máxima que el excitador puede suministrar/absorber (A)
• I_sink — Corriente de entrada requerida por cada puerta receptora (A)

Notas prácticas

El fanout estándar de TTL es 10 (IOH = 0.4 mA, IIH = 40 µA). El fanout de CMOS es teóricamente ilimitado por la corriente de DC, pero en la práctica está limitado por la carga capacitiva a unas 20-50 puertas antes de que la degradación de la temporización resulte inaceptable. Para redes de alto fanout (relojes, resets), use árboles de búfer o CI dedicados de distribución de reloj. En diseños FPGA, las redes de alto fanout se gestionan automáticamente mediante la herramienta de emplazamiento y enrutado usando la inserción de búferes.