SNR del ADC Limitada por Jitter de Reloj

SNR = −20 · log10(2π · f · tj)

Calculadora

Resultado

Fórmula

SNR = −20 × log10(2π × f × tj)

Descripción

El jitter del reloj de muestreo impone un techo absoluto a la relación señal-ruido de un ADC de alta velocidad, independientemente de su resolución. Como el error por muestrear en el instante incorrecto crece con la velocidad de variación (slew rate) de la entrada, la SNR limitada por jitter disminuye al aumentar la frecuencia de entrada. Para entradas rápidas este término, y no la cuantización, domina, por lo que un reloj de bajo jitter es esencial para digitalizar a alta resolución y alta frecuencia.

Variables

  • SNR — Relación señal-ruido limitada por jitter (dB)
  • f — Frecuencia de la entrada analógica (Hz)
  • tj — Jitter RMS de apertura/reloj (s)

Notas prácticas

Esta SNR se combina (raíz cuadrática de la suma de cuadrados) con los límites de cuantización y de ruido térmico; domina el menor. Para digitalizar una FI de 70 MHz con una SNR de 12 bits se necesita un jitter de reloj de aproximadamente 1 ps o mejor.