Temps de Verrouillage de la PLL

Formule

Description

Le temps de verrouillage d'une PLL approxime la durée nécessaire à une boucle à verrouillage de phase pour acquérir et se stabiliser sur la fréquence cible. Il dépend de la fréquence naturelle de la boucle ωn et du taux d'amortissement ζ. Une bande passante de boucle plus large (ωn plus grand) donne un verrouillage plus rapide mais transmet aussi davantage de bruit de référence vers la sortie. Un amortissement plus élevé réduit le dépassement et les oscillations pendant l'acquisition. Le temps de verrouillage réel dépend également de l'écart de fréquence initial, de la plage du détecteur de phase et du recours ou non à une acquisition assistée en fréquence. Cette formule donne le temps d'établissement à environ 5 % de la fréquence finale.

Variables

• t — Temps de verrouillage approximatif (s)
• ωn — Fréquence naturelle de la boucle (rad/s)
• ζ — Coefficient d'amortissement (sans dimension)

Notes pratiques

Taux d'amortissement typiques des PLL : 0,5-1,0, avec 0,707 couramment utilisé pour une réponse transitoire optimale. Les PLL fractionnaires (fractional-N) atteignent une bande passante de boucle plus large que les PLL entières (integer-N) pour une même fréquence de référence. Pour les synthétiseurs de fréquence des systèmes de communication, le temps de verrouillage doit être inférieur à l'exigence de temps de commutation de canal. Les techniques de verrouillage rapide incluent l'élargissement de la bande passante de boucle pendant l'acquisition.